Recientemente bajo el manto de la Linux Foundation se formó un nuevo proyecto, la CHIPS Alliance “Common Hardware for Interfaces, Processors and Systems” (Hardware común para interfaces, procesadores y sistemas), destinado a promover sistemas de hardware abiertos y desarrollar soluciones basadas en la arquitectura RISC-V.

Los fundadores de este nuevo proyecto “CHIPS Alliance” son Google, SiFive, Western Digital y Esperanto Technologies. CHIPS Alliance esta destinada a posicionarse como una plataforma neutral e independiente.

¿Que es la CHIPS Alliance?

Esta plataforma permitirá que diversos fabricantes de equipos (Hardware) puedan desarrollar sus proyectos en conjunto para crear implementaciones listas para usar CPU abiertas y sistemas de un solo chip (SoC) utilizando la arquitectura RISC-V.

RISC-V (pronunciado “Risk-Cinco”) es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basado con un diseño de tipo RISC. A diferencia de la mayoría de los conjuntos de instrucciones, el de RISC-V es gratuito y abierto y se puede usar para cualquier propósito.

Lo que permite que cualquiera diseñe, fabrique y venda chips y software de RISC-V. Si bien no es la primera ISA de arquitectura abierta, pero es significativa porque está diseñada para ser útil en una amplia gama de dispositivos.

Aun que actualmente la organización de la Fundación RISC-V se ocupa solo de la arquitectura del conjunto de instrucciones, pero no se ocupa de implementaciones específicas.

Es por ello que nace esta nueva fundación y la tarea de la CHIPS Alliance es preparar un diseño de chip abierto estándar para dispositivos móviles, sistemas informáticos, electrónica de consumo e Internet de las cosas.

“La colaboración abierta ha demostrado repetidamente que ayuda a las industrias a acelerar el tiempo de comercialización, lograr el mantenimiento a largo plazo y crear estándares de facto”, dijo Mike Dolan, vicepresidente de programas estratégicos de la Fundación Linux. “

Como su contribución inicial, los fundadores de la CHIPS Alliance presentaron los siguientes proyectos para el desarrollo conjunto.

SweRV Core

Este es un procesador RISC-V de 32 bits desarrollado por Western Digital. El chip funciona a una frecuencia de 1,8 GHz, está construido en una arquitectura con tuberías de troncal doble de 8 niveles (superscalar de 2 vías) y está diseñado para la producción utilizando la tecnología de proceso CMOS de 28 nm.

Los esquemas, la documentación, los modelos CAD, el diseño de chips, el microcódigo y la implementación completa en el lenguaje Verilog están abiertos bajo la licencia Apache 2.0.

OmniXtend

Es un protocolo de red que proporciona coherencia de caché al transferir datos a través de Ethernet.

OmniXtend le permite intercambiar mensajes directamente con la memoria caché del procesador y puede usarse para conectar varios aceleradores, dispositivos de almacenamiento, dispositivos de memoria (NVDIMM) e interfaces de red al SoC, así como para crear sistemas con varios chips RISC-V. Proyecto transferido por Western Digital.

UVM

Google ha transferido la implementación de la Metodología de Verificación Universal (UVM, por sus siglas en inglés) para pruebas de estrés de elementos informáticos RISC-V y herramientas de diseño.

En particular, estamos hablando de un generador de flujo de instrucciones personalizable, que se puede utilizar para identificar fallas y cuellos de botella en el nivel de arquitectura y microarquitectura.

La empresa SiFive, fundada por los creadores de RISC-V prepararon el primer prototipo de procesador basado en RISC-V, además de crear un nuevo lenguaje de descripción de hardware Chisel junto con UC Berkeley.

Transferirá el generador de RocketChip SoC al proyecto, la versión inicial de la interfaz TileLink coherente para vincular los componentes de SoC y el marco de Diplomacy.

Como parte del proyecto conjunto, SiFive también continuará el desarrollo del lenguaje Chisel y la presentación intermedia de la FIRRTL.

Actualmente, sobre la base de la especificación RISC-V, diferentes compañías y comunidades bajo varias licencias libres (BSD, MIT, Apache 2.0) están desarrollando 21 variantes de núcleos de microprocesadores:

10 SoCs y 6 chips ya disponibles comercialmente (SiFive FE310-G000, SiFive Freedom U540, GreenWaves GAP 8, Kendryte K210, NXP RV32M1 y RavenRV32).

El soporte para RISC-V ha estado presente desde los lanzamientos de Glibc 2.27, binutils 2.30, gcc 7 y el kernel de Linux 4.15.

Fuente: https://www.linuxfoundation.org

El artículo CHIPS Alliance, una alianza para promover chips abiertos y SoC ha sido originalmente publicado en Linux Adictos.