OpenTitan es el primer proyecto de código abierto que crea un diseño de referencia transparente y de alta calidad

A finales del año pasado compartimos aquí en el blog sobre el proyecto OpenTitan creado por Google y los cuales en su momento G + D Mobile Security, Nuvoton Technology y Western Digital y ahora Google ha anunciado que el proyecto OpenTitan ha sido completado.

Con ello tras superar las etapas de desarrollo, prueba y verificación de esquemas RTL (Register Transfer Level) y descripciones de bloques de hardware en el lenguaje SystemVerilog, Google considera que el proyecto es apto para el diseño lógico de la plataforma para construir un chip físico y se ha declarado congelado frente a cambios posteriores. 

OpenTitan se posiciona como un proyecto de colaboración independiente y se desarrolla bajo los auspicios de la organización sin fines de lucro lowRISC, que supervisa el desarrollo de un microprocesador libre basado en la arquitectura RISC-V. Además de Google y lowRISC, están involucrados en el desarrollo Western Digital, Seagate, Nuvoton Technology, Winbond, Rivos, zeroRISC y G+D Mobile Security, así como ETH Zurich.

Para quienes desconocen de OpenTitan, deben saber que es una plataforma Root of Trust (ROT) que se puede utilizar donde sea necesario para garantizar la integridad de los elementos de hardware y software del sistema, asegurando que las partes críticas del sistema no hayan sido alteradas y se basen en un sistema verificado y fabricante de código autorizado.

Nos complace anunciar que la coalición OpenTitan® ha alcanzado con éxito un hito clave: ¡la congelación RTL de su primer candidato de lanzamiento de muestra de ingeniería ! Se ha publicado una instantánea de nuestra implementación de hardware confianza de silicio de código abierto y alta calidad para síntesis, diseño y fabricación. Esperamos que los chips de muestra de ingeniería estén disponibles para pruebas y evaluaciones de laboratorio a fines de 2023.

El proyecto proporciona un marco listo para usar, probado y confiable que le permite aumentar la credibilidad de sus soluciones y reducir los costos en el desarrollo de chips de seguridad especializados.

Los chips basados ​​en OpenTitan se pueden usar en placas base de servidor, tarjetas de red, dispositivos de consumo, enrutadores, dispositivos IoT para verificar el firmware y los componentes descargables, así como para generar identificadores de sistema criptográficamente únicos (protección contra la sustitución de equipos), proteger claves criptográficas (aislamiento de clave si un atacante obtiene acceso físico al equipo), proporcionando servicios relacionados con la seguridad y manteniendo un registro de auditoría aislado que no se puede editar ni eliminar.

OpenTitan incluye varios bloques lógicos necesarios en los chips RoT, como un microprocesador abierto basado en la arquitectura RISC-V (RV32IMCB Ibex), coprocesadores criptográficos, un generador de números aleatorios de hardware, un administrador de claves habilitado para DICE, un motor de almacenamiento seguro para memoria de acceso aleatorio, tecnologías de seguridad, bloques de E/S, herramientas de arranque seguro, etc.

El dispositivo también proporciona bloques que implementan algoritmos de cifrado genéricos, como AES y HMAC-SHA256, y un acelerador matemático utilizado en algoritmos de firma digital de clave pública, como RSA y algoritmos de curva elíptica.

Las soluciones utilizadas en OpenTitan se basan en tecnologías ya utilizadas en los tokens USB criptográficos y chips TPM de Google Titan para garantizar descargas verificadas instaladas en servidores de la infraestructura de Google, así como en dispositivos Chromebook y Pixel.

Al mismo tiempo, a diferencia de las implementaciones existentes de Root of Trust, OpenTitan se desarrolla de acuerdo con el concepto de «seguridad a través de la transparencia», lo que implica la disponibilidad de código y esquemas, así como un proceso de desarrollo completamente abierto que no está atado a proveedores específicos y fabricantes de chips.

El trabajo ha pasado a la etapa de síntesis lógica, que convierte el RTL de alto nivel en una descripción de bajo nivel a nivel de elementos lógicos y conductores. Se menciona que está disponible para pruebas y se planea que los prototipos funcionales de los chips comiencen la producción a fines de 2023.

Para los interesados en el código asociado y las especificaciones de hardware se publican bajo la licencia Apache 2.0. Finalmente si estás interesado en poder conocer más al respecto, puedes consultar los detalles en el siguiente enlace.