El proyecto Coreboot, la reconocida alternativa libre a las BIOS y firmware propietarios, ha lanzado su nueva versión 25.09, la cual incluye 684 cambios desarrollados con la colaboración de 110 programadores, lo que demuestra el dinamismo y la vitalidad de su comunidad.

Entre las novedades más destacadas se encuentra la incorporación de soporte para nuevas placas base, incluyendo modelos de ASROCK, GIGABYTE, HP, Intel y Lenovo, lo que amplía notablemente la compatibilidad del proyecto con equipos de escritorio, estaciones de trabajo y portátiles modernos.

Principales novedades de Coreboot 25.09

Uno de los aspectos más sobresalientes de Coreboot 25.09 es la mejora significativa en el rendimiento del arranque, gracias a múltiples optimizaciones en el flujo de almacenamiento y la descompresión de la carga útil. La implementación de instrucciones SSE para la descompresión LZMA ha permitido que el controlador SPI precargue datos en la caché de la CPU sin detener la operación de descompresión, logrando una aceleración del 30 % y reduciendo 46 milisegundos el tiempo de arranque en pruebas realizadas con la Lenovo X220.

Además, las plataformas Intel Panther Lake estrenan un sistema de carga asíncrona de archivos que utiliza SPI DMA para precargar el archivo fsps.bin mientras la CPU ejecuta otras tareas. Esta técnica de procesamiento paralelo consigue reducir los tiempos de arranque entre 17 y 18 milisegundos, mejorando la eficiencia sin comprometer la estabilidad.

Coreboot también incorpora nuevas funciones de sincronización, como cbfs_preload_wait_for_all(), que garantizan una finalización segura de las operaciones antes de desactivar los backends de almacenamiento. El subsistema Fast SPI DMA, ahora basado en una cola de transferencia por tokens, ofrece un rendimiento más predecible y estable en entornos de carga complejos.

Detección avanzada de modos de arranque y gestión energética

Otra mejora clave es la implementación del framework de información del modo de arranque, que introduce la etiqueta LB_TAG_BOOT_MODE en las tablas internas de Coreboot. Este sistema permite comunicar de manera directa a las cargas útiles el estado del arranque, ya sea en modo normal, con batería baja o en modo de carga.

Esta innovación elimina la necesidad de que las cargas útiles vuelvan a implementar lógicas de detección de batería, simplificando la gestión energética y asegurando que los datos de estado estén siempre disponibles, incluso en las fases tempranas del firmware. Además, la nueva función lb_add_boot_mode() permite que las plataformas adapten la detección a sus necesidades específicas sin perder compatibilidad con versiones anteriores.

Ademas de ello, también se destaca que el equipo de desarrollo ha reestructurado completamente la gestión de los registros MTRR para la memoria gráfica, trasladando su configuración a una fase más temprana del proceso de inicialización del silicio. Esta modificación, aplicada al módulo FSP-S (Firmware Support Package – Silicon), ha permitido reducir el tiempo de inicialización del subsistema gráfico de 123 a 115 milisegundos.

La función soc_mark_gfx_memory() establece registros de escritura combinada (WC) en etapas previas del arranque, mejorando los patrones de acceso a memoria durante la carga del firmware gráfico. Este cambio, además de optimizar el rendimiento, facilita el mantenimiento del código y garantiza una ejecución más coherente en distintos entornos.

Mejoras generales y ampliación del ecosistema

Coreboot 25.09 introduce una serie de mejoras adicionalesy entre ellas destacan las optimizaciones en la herramienta amdfwtool, que ahora ofrece compatibilidad ampliada con la plataforma Turin, y la actualización de smmstoretool, que soporta tamaños de bloque variables y alias de GUID para una mejor gestión de variables UEFI.

El soporte TPM (Trusted Platform Module) se ha ampliado con una integración de fTPM para plataformas AMD, y se ha mejorado la representación del logotipo y la compatibilidad del controlador de pantalla Bochs. También se han implementado medidas que aumentan la estabilidad del sistema y la seguridad durante las operaciones de compresión y escritura en flash.

A nivel de herramientas y dependencias, esta versión actualiza varios componentes clave: binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0, U-Boot 2025.07, y mejoras en LinuxBoot y Libpayload, con mayor coordinación en la gestión de modos de arranque y compatibilidad con arquitecturas recientes.

Finalmente, cabe mencionar que la próxima versión, Coreboot 25.12, está programada para llegar a finales de diciembre de este año, manteniendo el ritmo constante de desarrollo que caracteriza al proyecto.

Fuente: https://github.com/coreboot