Google quiere que RISC-V sea visto como una «plataforma de nivel 1» en Android

En la Cumbre RISC-V, Google anunció su intención de admitir oficialmente la arquitectura RISC-V en la plataforma Android.

Hay que recordar que durante el ultimo trimestre del año 2022, el repositorio AOSP (Android Open Source Project), que desarrolla el código fuente de la plataforma Android, comenzó a incluir cambios que brindan soporte para dispositivos con procesadores basados ​​en la arquitectura RISC-V.

Para quienes aún desconocen de RISC-V, deben saber que este proporciona un sistema de instrucción de máquina abierto y flexible que permite construir microprocesadores para aplicaciones arbitrarias sin requerir tarifas ni imponer condiciones de uso. RISC-V permite la creación de SoC y procesadores completamente abiertos.

Actualmente, sobre la base de la especificación RISC-V, varias empresas y comunidades bajo varias licencias libres (BSD, MIT, Apache 2.0) están desarrollando varias docenas de variantes de núcleos de microprocesadores, alrededor de un centenar de SoC y chips ya fabricados. La compatibilidad con RISC-V ha estado presente desde los lanzamientos de Glibc 2.27, binutils 2.30, gcc 7 y Linux kernel 4.15.

Los cambios son preparados principalmente por Alibaba Cloud, pero se están promoviendo en colaboración con Google y a través de un SIG dedicado de Android creado por RISC-V International y abierto a otras empresas interesadas en ejecutar la pila de software de Android en procesadores RISC-V para unirse.

Cabe mencionar que Android, el sistema operativo desarrollado por Google, actualmente admite varias arquitecturas de conjunto de instrucciones (ISA) diferentes, como Arm y x86. La mayoría de los dispositivos que usan Android, incluidos los teléfonos inteligentes, las tabletas, los televisores y los relojes inteligentes, usan conjuntos de chips basados ​​en Arm.

¿Qué es una arquitectura ISA?

Comprender lo que puede hacer el conjunto de instrucciones y cómo el compilador usa esas instrucciones puede ayudar a los desarrolladores a escribir un código más eficiente. También puede ayudarlos a comprender la salida del compilador, lo que puede ser útil para la depuración. Arm abre su arquitectura de conjunto de instrucciones para los núcleos Cortex M.

Al permitir que los licenciatarios creen sus propias instrucciones personalizadas, los desarrolladores pueden acelerar las cargas de trabajo especializadas. La familia ISA de Arm permite a los desarrolladores escribir software y firmware que cumplan con las especificaciones de Arm, sabiendo que cualquier procesador basado en Arm los ejecutará de la misma manera.

Una arquitectura de conjunto de instrucciones (ISA) es parte del modelo abstracto de una computadora que define cómo el software controla la CPU. ISA actúa como una interfaz entre el hardware y el software, especificando lo que el procesador puede hacer y cómo lo hace.

ISA es el único medio por el cual un usuario puede interactuar con el hardware. Puede considerarse el manual del programador porque es la parte de la máquina que es visible para el programador de lenguaje ensamblador, el escritor del compilador y el programador de aplicaciones.

ISA define los tipos de datos admitidos, los registros, la forma en que el hardware gestiona la memoria principal, las características clave (como la memoria virtual), las instrucciones que puede ejecutar un microprocesador y el modelo de entrada/salida de varias implementaciones de ISA, ademas de que se puede ampliar agregando instrucciones u otras capacidades, o admitiendo direcciones y valores de datos más grandes.

Los cambios cubren subsistemas como la pila de gráficos, el sistema de sonido, los componentes de reproducción de video, la biblioteca biónica, la máquina virtual dalvik, los marcos, las pilas de Wi-Fi y Bluetooth, RunTime, el emulador, el kit de herramientas para desarrolladores y varios módulos de terceros, incluidos los módulos de aprendizaje automático para reconocimiento de texto, clasificación de sonido e imágenes.

Se supone que para preparar una versión completa de Android optimizada para RISC-V y pasar de la etapa de prototipo al producto final, aún queda mucho trabajo por hacer, lo que puede llevar varios años. Al mismo tiempo, para los entusiastas listos para los experimentos, ya se lanzó un sistema de compilación que le permite evaluar el estado de la rama de Android «riscv64». Se espera compatibilidad con el emulador a principios de 2023 y compatibilidad con Android RunTime (ART) para RISC-V en el primer trimestre de 2023.

Fuente: https://arstechnica.com