Hace poco se dio a conocer la noticia de que Google se ha asociado con las empresas de fabricación SkyWater Technology y Efabless para lanzar una iniciativa que permite a los desarrolladores de hardware de código abierto construir los chips que desarrollan de forma libre.

La iniciativa tiene como objetivo estimular el desarrollo de hardware abierto, reducir los costos de desarrollo de proyectos abiertos y simplificar la interacción con las plantas de fabricación.

Gracias a la iniciativa, cualquier persona puede comenzar a desarrollar sus propios chips especializados sin temor a los altos costos para la producción de prototipos iniciales. Google cubre todos los costos de producción, empaque y envío.

Las solicitudes de inclusión en el programa de producción libre se pueden enviar cada dos meses. La ranura más cercana se cerrará el 8 de junio, y las fichas que lograron ingresar estarán listas el 30 de agosto y se enviarán a los autores el 18 de octubre.

De las solicitudes presentadas, se seleccionan 40 proyectos (si hay menos de 40 solicitudes presentadas, se pondrán en producción todas aquellas que hayan superado el control de corrección). Según los resultados de producción, el desarrollador recibirá 50 chips y 5 placas con chips instalados.

TLDR; el equipo de Google Hardware Toolchains está lanzando un nuevo portal para desarrolladores, developer.google.com/silicon , para ayudar a la comunidad de desarrolladores a comenzar con su programa de transporte Open MPW. Esto permitirá que cualquier persona envíe diseños de circuitos integrados de código abierto para que se fabriquen sin costo alguno.

Desde noviembre de 2020, cuando Skywater Technologies anunció su asociación con Google para abrir su Kit de diseño de procesos para el nodo de proceso SKY130 , el equipo de Hardware Toolchains aquí en Google ha emprendido un viaje para hacer que la construcción de silicio abierto sea accesible para todos los desarrolladores. Tener acceso a un PDK de código abierto y fabricable cambia el statu quo en la industria y la academia del diseño de silicio personalizado:
Los diseñadores ahora son libres de comenzar sus proyectos libres de NDA y restricciones de uso.
Los investigadores pueden hacer que su investigación sea reproducible por sus compañeros.
Las herramientas EDA de código abierto pueden integrarse profundamente con el proceso de fabricación

Solo se aceptan solicitudes de proyectos totalmente distribuidos bajo licencias abiertas, no gravados con acuerdos de confidencialidad (NDA) y que no restringen el alcance de sus productos.

Google brindó la oportunidad de producción gratuita de lotes de prueba de chips abiertos

Los datos para producción deben transferirse en el formato GDSII, pasar el conjunto de prueba proporcionado y reproducirse a partir de los archivos del proyecto original (es decir, declarar un proyecto abierto, pero no funcionará para transferir un diseño propietario para producción).

Cada proyecto tiene un área de usuario fija de 2,92 mm x 3,52 mm y 38 pines de E/S en un arnés predefinido para fortalecer su diseño. También cuenta con la infraestructura de prueba necesaria para validar las especificaciones y el comportamiento del chip antes de enviarlo para la grabación.

Para simplificar el desarrollo de chips abiertos, se ofrecen las siguientes herramientas abiertas:

• SkyWater PDK (Kit de diseño de procesos), un juego de herramientas que describe el proceso de fabricación de 130 nm (SKY130) utilizado en la fábrica de SkyWater y le permite preparar los archivos de diseño necesarios para la producción de microcircuitos.
• OpenLane es un conjunto de componentes para la conversión automática de circuitos ASIC RTL al formato GDSII utilizado en las fábricas de chips.
• XLS (Síntesis HW acelerada) es un conjunto de herramientas para sintetizar archivos de proyecto con relleno de hardware de chips que corresponden a la descripción de alto nivel proporcionada de la funcionalidad requerida, diseñado al estilo del desarrollo de software.
• Un conjunto de reglas para el sistema de ensamblaje Bazel con soporte para herramientas abiertas (Yosys, Verilator, OpenROAD) para trabajar con lenguajes de descripción de hardware (Verilog, VHDL, Chisel, nMigen).
• OpenROAD es un marco para automatizar el proceso de desarrollo de circuitos abiertos.
• Verible es un conjunto de herramientas para el desarrollo de Verilog, que incluye un analizador, un sistema de formateo de estilo y linter.

Finalmente si estás interesado en poder conocer más al respecto, puedes consultar los detalles en el siguiente enlace.